000 01917cam0 22003851ia4500
001 BY-VI0000-br300090
005 20211209124040.0
100 ^a20101201d2002 y0rusy50 ca
101 0 ^arus
102 ^aBY
109 ^aac
^aaa
200 1 ^aМетод и средства высокоуровневой разработки моделей и генерации синтезируемых VHDL-описаний аппаратного обеспечения вычислительных систем
^eАвтореферат диссертации
^e05.13.18 - Математическое моделирование, численные методы и комплексы программ
^fЛитвинов В.А.
210 ^aГомель
^cГГУ им. Ф.Скорины
^d2002
215 ^a20с.
610 0 ^aМАТЕМАТИЧЕСКОЕ МОДЕЛИРОВАНИЕ
610 0 ^aАППАРАТНОЕ ОБЕСПЕЧЕНИЕ
610 0 ^aВЫЧИСЛИТЕЛЬНЫЕ СЕТИ
610 0 ^aАВТОРЕФЕРАТЫ
610 0 ^aМАТЭМАТЫЧНАЕ МАДЭЛIРАВАННЕ
610 0 ^aАПАРАТНАЕ ЗАБЕСПЯЧЭННЕ
610 0 ^aВЫЛIЧАЛЬНЫЯ СЕТКI
610 0 ^aАЎТАРЭФЕРАТЫ
615 ^3BY-SEK-ar1826174
^aБелорусский национальный документ
686 ^a05.13.18 - Математическое моделирование
^2nsnrrb
686 ^a численные методы и комплексы программ
^2nsnrrb
686 ^a22.186
^v2
^2rubbk
686 ^a28.17.19
^v4
^2rugasnti
690 ^a2
^2Base
^9BY-VI0000
^xRSEK
700 1 ^aЛитвинов
^bВ. А.
801 0 ^aBY
^bBY-VI0000
^c20101201
^gpsbo
801 2 ^aBY
^bBY-VI0000
^c20190703
^gpsbo
899 ^aBY-VI0000
^h22.186
^iЛ 64
035 ^a(BY-VI0000)BY-VI0000-br300090